DATA OUTPUT DEVICE

Publication number: JP6284272

Publication date:

1994-10-07

Inventor:

MURAOKA NOBUYOSHI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

B41J2/52; B41J5/30; G03G15/00; G03G15/36; G03G21/00; G06T3/00; H04N1/387; B41J2/52;

B41J5/30; G03G15/00; G03G15/36; G03G21/00;

G06T3/00; H04N1/387; (IPC1-7): H04N1/387; B41J2/52;

B41J5/30; G03G15/00; G06F15/66


- European:

Application number: JP19930069541 19930329 Priority number(s): JP19930069541 19930329

Report a data error here

Abstract of JP6284272

PURPOSE: To provide an output of data comprising mixture of picture data being intermediate tone data and character data being binary data without synthesizing them in a memory. CONSTITUTION: Picture data and character data read by a data latch 13 are latched by a main memory 4 sequentially. In order to correct the picture data at a picture data correction circuit 14, a time delay with respect to the character data is absorbed by a data latch 16. Furthermore, address latches 18, 19 absorb a data correction delay and a predetermined bit is given to a print picture address 21 as a select control signal of a bit selector 17 and a valid bit of the character data is selected. When the selected character data bit is 1 or 0, a data selector 15 selects picture energy data in a character density register 12 or the picture data correction circuit 14.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-284272

(43)公開日 平成6年(1994)10月7日


| (51)Int.Cl. ⁵ H 0 4 N | 1/387 | 識別記号 | | 宁内整理番 226−5C | 号 | F | I | | | | | 技術表示箇所 |
|-------------------------------------|--------------|-------------|------|-----------------|-----|------------|-------|---------|-----------|-----|--------------|---------|
| B 4 1 J | 2/52 5/30 | 0.0.0 | Z 8 | 703-2C | | | | | | | | · |
| G 0 3 G | 15/00 | 302 | 8 | 403-2C | | В | 4 1 J | 3/ 00 | | | Α | • |
| | | | | 審 | 查請求 | 有 | 請求項 | 例数3 | OL | (全 | 9 頁) | 最終頁に続く |
| (21)出願番号 | } | 特願平5-69541 | | | | (71) |)出願人 | 0000043 | | 会社 | | |
| (22)出顧日 | | 平成 5年(1993) | 3月25 | 9日 | | (72) |)発明者 | 東京都村岡 | 港区芝 信義 | 五丁目 | 月7番1 月7番1 | 号 日本電気株 |
| | | | | | | 6 3 | | 式会社 | 内 | | | |
| | | | | | | (74) | 人 野 升 | 弁理士 | 後藤 | 洋グ | ጉ (ቃኑ | 2名) |
| | | | | | | | | | | | | • |
| | | - | | | | | | | | | | |
| | | , | | | į | | | | | | | |
| | | | | | | | | | | | | |
| | | - | | | | | | | | | | |

(54)【発明の名称】 データ出力装置

(57) 【要約】

【目的】 中間調データである画像データと2値データ であるキャラクタデータとが混在したデータをメモリ上 で合成することなしに出力する。

【構成】 データラッチ13に読みだされた画像データ とキャラクタデータが順にメインメモリ4にラッチされ る。画像データは画像データ補正回路14において各種 データ補正を行うため、キャラクタデータとの時間遅れ をデータラッチ16にて吸収する。また、アドレスラッ チ18,19は、データ補正遅れを吸収し、ビットセレ クタ17のセレクトコントロール信号として印画アドレ ス21の所定のビットを与え、キャラクタデータの有効 ビットを選択する。データセレクタ15は選択されたキ ャラクタデータビットが1または0である場合に、キャ ラクタ濃度レジスタ12のまたは画像データ補正回路1 4の画像エネルギデータを選択する。



2

【特許請求の範囲】

【請求項1】 外部から入力されるデータを受信し各動 作を制御する中央制御手段と、入力されたデータを一旦 格納する受信バッファと、受信したキャラクタコードデ ータをキャラクタパターンに変換するキャラクタデータ 生成手段と、印画データ読み出しクロックに応じてキャ ラクタデータ読みだしアドレスを制御するキャラクタデ ータ読み出し手段と、印画データ読み出しクロックに応 じて中間調データ読み出しアドレスを制御する中間調デ ータ読み出し手段と、キャラクタデータおよび中間調デ 10 ータを格納するためのデータ格納手段と、読み出した中 間調データを印画データに変換するためのデータ補正手 段と、中間調データのデータ補正遅れを吸収するための データラッチ手段および印画アドレスラッチ手段と、キ ャラクタデータの有効ビットを選択して中間調データと キャラクタデータを排他的に選択し出力するデータ選択 手段とを具備し、前記中央制御手段によりキャラクタデ ータと中間調データのデータ量に応じて前記データ格納 手段の格納エリアを任意に設定し、キャラクタデータ読 み出しアドレスと中間調データ読み出しアドレスを切り 換えながら読み出すことを特徴とするデータ出力装置。

1

【請求項2】 前記キャラクタデータ読み出し手段が、中間調データが印画領域にある場合には印画データ読み出しクロックを分周して出力し中間調データがない場合には分周せずに出力するクロック制御手段と、前記クロック制御手段から出力されるデータ読み出しクロックに応じてキャラクタデータの読み出しアドレスを生成するキャラクタアドレス生成手段とから構成される請求項1記載のデータ出力装置。

【請求項3】 前記中間調データ読み出し手段が、印画領域の中で中間調データを印画すべき領域と中間調データがない領域を判定し中間調データ領域でのみ印画データ読み出しクロックを出力する中間調データ領域判定手段と、前記中間調データ領域判定手段から出力されるデータ読み出しクロックに応じて中間調データの読み出しアドレスを生成する中間調データアドレス生成手段から構成される請求項1記載のデータ出力装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データ出力装置に関し、特に2値データである文字や記号等のキャラクタデータと、中間調データである画像データ等を合成して出力するデータ出力装置に関する。

[0002]

【従来の技術】従来この種のデータ出力装置は、例えば特開平2-283169号公報に示されるように、プリンタ装置等において異なるデータ形式であるキャラクタデータと画像データを重畳するに際し、キャラクタデータをドットデータに展開し、画像データを排他的に選択することで文字と画像が混在したデータを出力すること 50

を目的として用いられる。

【0003】図4は従来のデータ出力装置の一例を示すブロック図である。図4に示す従来のデータ出力装置の昇華型プリンタ装置における実施例である。図4に示すように、キャラクタコードバッファ51は入力されたキャラクタコードデータを、キャラクタアドレス制御回路52によって示されるアドレスに一旦格納する。キャラクタジェネレータ53は読み出されたキャラクタコードデータを対応するビットデータに展開し、キャラクタアドレス制御回路55はデータ受信および印画動作に応じてキャラクタイメージメモリ59の読み出しアドレスを制御し、所望のデータを出力する。

【0004】入力された画像データは画像データバッファ57に一旦格納され、画像アドレス制御回路56はほデータの格納、読み出しアドレスの制御を行う。画像データ補正回路58は読み出した画像データを印画像イメージメモリ63に格納する。画像イメージメモリ63に格納する。画像アドレス制御回路62は画像イメージメモリ63の書き込み、読み出しアドレスの制御を行う。ゲート制御60は読み出されたキャラクタデータが0の場合、つまりキャラクタデータがない場合には1となり、での反対におったキャラクタデータが1の場合、つまりキャラクタデータがある場合には0となり、データ制御ゲート61を排他的に制御選択する。データセレクタ64はキャラクタデータがある時にはキャラクタデータを選択する。アクタデータがないときには画像データを選択する。

【0005】次に動作説明を行う。

【0006】従来技術においては、図示しない外部 I / Fから入力されるデータには文字や記号等を示すキャラクタコードと、画像等の中間調データとともに各種プリンタ制御コマンドがあるので、受信したデータの解析をCPUが行いキャラクタコードデータはキャラクタコードバッファ51に格納し、画像データは画像データバッファ57に格納する。ここでキャラクタコードは例えば1Byte系文字であれば1Byteで1文字を表していて、画像データは例えば256階調データであれば8ビットで1ドットのデータが表されている。

【0007】入力された画像データは、上記のごとく8ビットで1つのデータを表すが、周知のごとく、画像データは印刷の三原色であるイエロー(以下Y)、マゼンタ(以下M)、シアン(C)をそれぞれ8ビットで入力し、各色を任意の量で重ねることでフルカラーの画像を出力するので、最終的には、1ドット印画するためには8*3ビットが必要となる。また、入力する画像データが光の三原色である赤(以下R)、緑(以下G)、青(以下B)である場合にはプリンタ内部でRGBデータからYMCデータへ変換する必要があり、さらにYMCデータとなった画像データは通常、より自然な印画色を

再現するためにインク特性等を考慮したデータ補正を行 う。

【0008】画像データバッファ57に格納された画像データは印画データとするためには上記各種データ補正を行う必要がある。そのために画像データ補正回路58に送られ、その結果が画像イメージメモリ63の対応するメモリ領域に格納される。このため画像イメージメモリ63は3色分、つまり印画領域の3倍のメモリ空間を必要とする。例えば、2560ドット*3288*3*8bitのメモリ空間を必要とする。

【0009】これに対し入力されたキャラクタコードは、キャラクタコードバッファ51に格納され一項分のデータが揃った時点でキャラクタイメージメモリ59へのデータ展開が開始される。ここで通常キャラクタイメージメモリ59は印刷する全領域をメモリ空間として持っている。例えば、2560ドット*3288ラインを印刷領域とした場合には、キャラクタデータは2値データであるため、1bitで1ドットの印画データを表すことができ、2560*3288bitのメモリ空間が20必要になる。このキャラクタイメージメモリ59の対応するアドレスのデータビットに1を立てることで文字等のキャラクタデータを印刷表現する。

【0010】つまり、キャラクタコードは前記のように、例えば1byte系文字では1byteで48*24ドットの印画イメージを表現しており、キャラクタジェネレータ53は読みだしたキャラクタコードを対応するイメージデータに変換してキャラクタイメージメモリ59の対応するメモリ領域に展開する。キャラクタアドレス制御回路52およびキャラクタアドレス制御回路53はデータ制御回路54によって制御され、キャラクタデータの読みだしアドレスと書き込みアドレスを生成する。

【0011】実際の印画データは画像データとキャラクタデータが混在したデータとなり、印画結果が256階調の表現を持つためには前記のごとく1ドットが8bitのデータとなっていなければならない。そのため、キャラクタデータがあるところでは画像データは出力せずキャラクタデータを表現する印画濃度、例えば256階調中の200という濃度を与えるようにする必要がある。こうすることで、キャラクタデータがあるところでは256階調中の200という固定濃度が出力され、中間調データである画像と設定された階調のキャラクタデータが混在して出力される。

【0012】ここで、キャラクタイメージメモリ59では1ドットのデータを1ビットで表現していると、画像イメージメモリ63から出力されるデータが8bitで1ドットを表現するため、両者でメモリ構成が異なることになり、またキャラクタデータの1ドットの濃度の設50

4 スァブ キャラクタイソージソエル

定ができなくなる。そこで、キャラクタイメージメモリ 5 9 も画像イメージメモリ 6 3 と同じメモリ構成、つま り 1 ドットのデータを 8 ビットで表現し、キャラクタジェネレータ 5 3 から出力されたデータが 1 であるときり 1 6 進表現で C 8 hを格納しておき、画像イメージメモリ 6 3 から出力された画像データとキャラクタ濃度データである C 8 hをゲート制御 6 0 およびデータ制御ゲート 6 1 で排他的に選択する事で、中間調データである画像データとイメージデータであるキャラクタデータが混在したデータを印画する事ができる。

【0013】また他の実施例として、画像イメージメモリ63として常に全印画領域を持つ印画イメージメモリを備え、キャラクタイメージメモリ59にデータを展開する代わりに画像データとキャラクタイメージデータを印画前にメモリ上で合成するようなシステムもある。

[0014]

【発明が解決しようとする課題】この従来のデータ出力 装置においては、異なるデータ形式であるキャラクタデ ータと画像データとが混在したデータを印画するため に、イメージデータとなったキャラクタデータを画像デ ータと同じデータ幅にする必要がある。つまり、たとえ ば画像データを256階調すなわち8bitとした場合 にはキャラクタイメージメモリも同じデータ幅にする必 要がある。また、このような構成とした場合には、画像 データがなく文字データのみの場合には画像メモリはむ だとなる。

【0015】また、他の従来例ではキャラクタイメージメモリを持たずに、画像イメージメモリ上の対応するアドレスに直接キャラクタデータを展開する方法であるが、その場合には一旦展開したキャラクタデータは画像データと分離することができなくなるとともに、データ合成のためにデータ処理時間が増大し印画時間が長くなる。さらに、画像イメージメモリとして印画領域全部を持つ必要があり、画像データが小さい場合にはコストアップとなる。

【0016】本発明の第1の課題は、中間調データである画像データと2値データであるキャラクタデータとが混在したデータをメモリ上で合成することなしにあすることができるデータ出力装置を提供することにある。【0017】本発明の第2の課題は、印画データ読みでしクロックを画像領域によって制御する画像領域によって制御する画像領域によって制御する画像領域によって制御する画像のでする。とキャラクタデータが混在する場合に印画データ読むフータを1/8倍する1/8クロックを1/8倍する1/8クロックが表はデータが混在する場合に印画データだしクロックを1/8倍する1/8クロック別とで、同の容しの異なるキャラクタデータと画像データの格納領域を変更し、少ないメモリ容量でキャラクタデータと画像データの格納領像データのオンメモリに格納することができ、画像データの場でキャラクタデータと画像データの格納領域を変更し、少ないメモリ容量でキャラクタデータと画像データを画像データを記し、少ないメモリ容量でキャラクタデータと画像データを画像データを記し、少ないメモリ容量である。

40

タが混在したデータを出力することができるデータ出力 装置を提供することにある。

【0018】本発明の第3の課題は、画像データの補正遅れを吸収するデータラッチおよびアドレスラッチを設けることで、キャラクタデータを画像データと同じデータ形式とせず直接データ合成する事が可能となり、画像データのみに対して拡大処理等の補正を行うことができるデータ出力装置を提供することにある。

【0019】本発明の第4の課題は、画像データがないときにはデータ生成時間を短くでき、キャラクタデータ 10を複数項分持つことができるので、印画時間の短縮およびホスト側の拘束時間を短くすることができるデータ出力装置を提供することにある。

[0020]

【課題を解決するための手段】本発明によれば、外部か ら入力されるデータを受信し各動作を制御する中央制御 手段と、入力されたデータを一旦格納する受信バッファ と、受信したキャラクタコードデータをキャラクタパタ ーンに変換するキャラクタデータ生成手段と、印画デー 夕読み出しクロックに応じてキャラクタデータ読みだし アドレスを制御するキャラクタデータ読み出し手段と、 印画データ読み出しクロックに応じて中間調データ読み 出しアドレスを制御する中間調データ読み出し手段と、 キャラクタデータおよび中間調データを格納するための データ格納手段と、読み出した中間調データを印画デー 夕に変換するためのデータ補正手段と、中間調データの データ補正遅れを吸収するためのデータラッチ手段およ び印画アドレスラッチ手段と、キャラクタデータの有効 ビットを選択して中間調データとキャラクタデータを排 他的に選択し出力するデータ選択手段とを具備し、前記 30 中央制御手段によりキャラクタデータと中間調データの データ量に応じて前記データ格納手段の格納エリアを任 意に設定し、キャラクタデータ読み出しアドレスと中間 調データ読み出しアドレスを切り換えながら読み出すこ とを特徴とするデータ出力装置が得られる。

[0021]

【実施例】次に、本発明について図面を参照して説明する。図1は本発明の一実施例である昇華型プリンタのブロック図である。図2は本実施例のタイミング図でRGBデータモードでの実施例である。

【0022】図1において、キャラクタコードバッファ1は受信したキャラクタコードを一項分格納するバッファメモリで、画像受信バッファ2は受信した画像データを1ライン分格納するメモリである。キャラクタジェネレータ3は受信したキャラクタコードを対応する画面イメージに展開する。メインメモリ4には印画イメージに展開されたキャラクタデータと受信した画像データが格納される。アドレスセレクタ5はデータ受信および印画状態によって前記メインメモリ4に与えるアドレスを選択する。印画領域コントローラ6は画像印画領域でのみ50

印画データ読みだしクロック22を出力する。画像アドレスコントローラ7は画像印画モードに応じて画像読みだしアドレスを出力する。1/8クロック分周器8は印画データ読みだしクロック22を画像がある場合には1/8倍し、キャラクタデータのみの場合にはそのまま出力する。

【0023】キャラクタアドレスコントローラ9は印画 データ読みだしクロック22に応じてキャラクタデータ の読みだしアドレスを出力する。DMAアクセスコント ローラ10は画像データあるいはキャラクタデータを前 記メインメモリ4にダイレクトメモリアクセス(以下D MA) 転送する場合にはDMAクロック20に応じて格 納アドレスを出力する。印画データ制御回路11は印画 データタイミングを発生し、画像アドレスコントローラ 7とキャラクタアドレスコントローラ9とDMAアクセ スコントローラ10およびアドレスセレクタ5の制御を 行うとともにデータ補正タイミングを制御する。キャラ クタ濃度レジスタ12は印画イメージに展開されたキャ ラクタデータの1ドットに対する濃度を外部から設定す る。データラッチ13は前記メインメモリ4より読みだ した画像データおよびキャラクタデータを一旦ラッチす るもので、画像データがRGB形式の場合はR、G、B およびキャラクタデータの4Byteをラッチし、YM Cデータの場合は印画する色データおよびキャラクタデ ータの2Bvteをラッチする。

【0024】画像データ補正回路14はRGBデータからYMCデータへの変換を行うとともに、画像拡大画像拡大を発生で発生を行う。データセレクタ15は印画たで発生で発生で発生を行う。データセレクタ15は印画たるの内容をセレクタ15は印画ではカータ補正出力の内容をセレクトして出力する。れれてカータラッチ16は前記データラッチ13にラッチをセレクターではいビスクをででアドレクターでで発生である。アドレスラッチ18およびアドレスラッチ18およびアドレスラッチ18およびアドレスラッチ18およびアドレスラッチ18およびアドレスラッチ19間でアドレスラッチ18およびアドレスラッチ19間にアドレス21をラッチしておき、画像データ補正回路14で発生する時間遅れを吸収し、前記ビットセレクターフントロールとする。

【0025】次に図1の回路の動作について詳細に説明する。

【0026】階調を持たないキャラクタデータと中間調データである画像データが混在したデータを印画する場合には、図示しない中央制御手段は外部I/Fにおいて受信した印画データをCPUデータバスを通してキャラクタコードであればキャラクタコードバッファ1に格納し、中間調データであれば画像受信バッファ2に格納する。キャラクタコードには実際に印字データとなるキャラクタコードデータと、印画動作の制御やデータ修飾制

30

る。

御のためのコントロールコードも含まれており、一項分の画像データおよびキャラクタデータの受信が終了するかまたは、キャラクタコードバッファ1がデータフルになるまでデータ受信が行われる。

【0027】図示しない外部I/Fからのデータ受信は 内部と非同期で連続でないため、前記画像受信バッファ 2として1ライン分のバッファを持ち、前記中央制御手 段は画像データ1ライン分のデータが揃った時点で前記 メインメモリ4に転送する。例えば印画領域を2560 ドット*3288ラインとし、画像データを256階 調、つまり1ドットを8bitとした場合には、前記画 像受信バッファ2は2560Bvteのメモリ容量を必 要とし、この2560Byteの空間に画像データをー 旦格納し1ライン分のデータをまとめて前記メインメモ リ4に転送することでデータ受信の効率を上げる。一項 分のデータ受信を終了した時点では画像データは前記メ インメモリ4に格納されているが、キャラクタデータは キャラクタコードの形態でキャラクタコードバッファ1 に格納されているので、キャラクタジェネレータ3によ って各キャラクタに対応する印画イメージに展開し前記 メインメモリ4のキャラクタメモリ空間に転送される。 【0028】ここで、例えば印画領域を2560ドット *3.288ラインとしこの領域の中に640ドット*4 0 0 ラインの中間調データである画像データと、階調を 持たない2値のデータであるキャラクタデータが混在し たデータを印画する場合には、前記メインメモリ4はキ ャラクタデータ格納用として1Bvteで8ドットのデ 一夕を表現できるので、320*3288Byteのメ モリ空間を必要とし、画像データ格納用としては1ドッ トを256階調、つまり8nitとするとYMC3色分 で640*400*3Byteのメモリ空間を必要とす

【0029】アドレスセレクタ5は前記メインメモリ4の書き込みアドレスおよび読みだしアドレスの選択を行い、通常CPUアクセス時にはCPUアドレスを選択しており、前記キャラクタコードバッファ1または前記画像受信バッファ2からメインメモリ4にDMAデータ転送する場合にはDMAアクセスコントローラ10のアドレスを選択し、印画データ制御回路11から出力されるDMAクロック20に応じてDMA転送アドレスを出力40する。

【0030】またデータ印画中のデータ読みだしは図2のようになっており、画像データのR、G、BとキャラクタデータのChがシリアルに読み出されるので、画像データ読みだしタイミングでは画像アドレスコントローラ7の出力を選択し、キャラクタデータ読みだしタイミングではキャラクタデータアドレスコントローラ9の出力を選択する。画像領域コントローラ6は印画アドレス21が画像印画領域である場合にのみ印画データ制御回路11が発生するデータ読みだしクロック22を画像ア

ドレスコントローラ7に与え、画像アドレスコントローラ7は前記画像領域コントローラ6によって制御されたデータ読みだしクロック20に応じて画像の読みだしアドレスの生成を行い、前記アドレスセレクタ5に与え

【0031】また、画像アドレスコントローラ7は画像データの拡大を行う場合には拡大率に応じたアドレスカウントを行う。つまり画像データを2倍にする場合には印画データ読みだしクロック22が印画ドット2アドレス分で画像読みだしアドレスを1カウントアップする。キャラクタデータは1By te で8ドット分のデータを表現するため、画像データを8ny te 読みだす間にキャラクタデータを1By te 読めば良いため、1/8クロック分周器8はデータ読みだしクロック22を1/8倍にする。キャラクタアドレスコントローラ9は前記1/80ロック1/82のに応じてキャラクタ読みだしアドレスを出力レ、前記アドレスセレク1/82のできる。

【0032】前記メインメモリ4は図3のような構成となっている。図3のように、中間調データである画像データと2値のイメージデータを格納するためR、G、B、Chの4つの空間に分かれており、上位アドレスを色で切り替える。印画時には前記印画データ制御回路11は、図2の様なデータ読みだしタイミングで画像データおよびキャラクタデータを読みだす。

【0033】図2のように、印画データ読みだしクロック20によって印画アドレス21は順にカウントアップし、画像データはRGBが同じアドレスで色空間が異なるだけであるから、色切り替えを順次行いながら前記データラッチ13に順にラッチされる。これに対しキャラクタデータは、上記のように印画アドレス8ドットに対し1Byteで良いためキャラクタリードアドレスは印画データ読みだしクロック20が8回で1アドレスカウントアップする。このため図2の如く同じキャラクタデータを8回読みだすことになる。

【0034】画像データは前記従来例のごとく、YMC データの場合とRGBデータの場合があり、昇華型プリンタにおいてはYMCデータを階調に応じて順に印画し重ね合わせることでフルカラー表現を行うので、RGB データの場合にはRGB輝度データをYMC濃度データに変換するために、図2のように256階調の中間調データを印画するためにはRデータとGデータ、Bデータの3Byteを読みだし、データラッチ13でデータを揃えて、前記画像データ補正回路14にて印画色のデータに変換する。また画像データの拡大補正も本回路で行い、その結果のYMC濃度データを印画エネルギデータに変換する。

【0035】このように前記データラッチ13にラッチ された画像データは画像データ補正回路14において各 種データ補正を行うため、データ補正時間が必要にな る。そのため、前記データラッチ13にラッチしたキャラクタデータと前記画像データ補正回路14から出力される画像データとの時間遅れを前記データラッチ16にて吸収する。

【0036】また、前記アドレスラッチ18およびアドレスラッチ19は、絶対データアドレスすなわち前記印画データ制御回路11から出力される印画アドレス21をラッチしており、前記メインメモリからのデータ読みだし遅れおよび前記画像データ補正遅れを吸収し、前記ビットセレクタ17のセレクトコントロール信号として印画アドレス21の下位3ビットを与え、図2のようにキャラクタデータ8bit中の有効ビットを選択する。データセレクタ15は前記ビットセレクタ17におって選択されたキャラクタデータビットが1である場合、で選択されたキャラクタデータがある場合には前記キャラクタ濃度エネルを選択し、キャラクタ漫度エネルを選択し、キャラクタで選択し、キャラクタ漫のである場合には前記画像データ神正回路14から出力される画像エネルギデータを選択する。

【0037】また、印画データとして画像データがなく、キャラクタデータのみである場合には、前記メインメモリ4は全部キャラクタメモリ空間とすることができ、1/8クロック分周器8はデータ読みだしクロック22をスルーで出力し、印画データ生成時間を短くすることで画像データがある場合よりも高速で印画することができる。さらに、画像データ領域に複数項分のキャラクタメモリ容量を割り当てデータ受信を早期に完了することでホスト側の拘束時間を短くすることができる。

【0038】また、メインメモリ4は最大画像容量とキャラクタデータをイメージデータとして格納できる容量 30 があれば良く、画像印画面積を印画領域全部とする必要がないので、最大画像サイズを規定することで少ないメモリ容量での印画が実現できる。

[0039]

【発明の効果】以上説明したように、本発明のデータ出力装置は、中間調データである画像データと2値データであるキャラクタデータとが混在したデータをメモリ上で合成することなしに出力することができる。

【0040】また、本発明のデータ出力装置は、印画データ読みだしクロックを画像領域によって制御する画像 40 領域コントローラおよび画像アドレスコントローラと、画像データとキャラクタデータが混在する場合に印画デ

ータ読みだしクロックを1/8倍する1/8クロック分問器およびキャラクタアドレスコントローラを設けることで、データ形式の異なるキャラクタデータと画像データを同一のメインメモリに格納することができ、画像データの容量に応じてキャラクタデータと画像データの格納領域を変更し、少ないメモリ容量でキャラクタデータと画像データが混在したデータを出力することができる。

【0041】また、本発明のデータ出力装置は、画像データの補正遅れを吸収するデータラッチおよびアドレスラッチを設けることで、キャラクタデータを画像データと同じデータ形式とせず直接データ合成する事が可能となり、画像データのみに対して拡大処理等の補正を行うことができる。

【0042】また、本発明のデータ出力装置は、画像データがないときにはデータ生成時間を短くでき、キャラクタデータを複数項分持つことができるので、印画時間の短縮およびホスト側の拘束時間を短くすることができる。

20 【図面の簡単な説明】

【図1】本発明の一実施例を示すブロック図である。

【図2】図1における実施例のタイミング図である。

【図3】図1における実施例のメモリ構成図である。

【図4】従来の一実施例を示すブロック図である。 【符号の説明】

1 キャラクタコードバッファ

2 画像受信バッファ

3 キャラクタジュネレータ

4 メインメモリ

7

5 アドレスセレクタ

6 画像領域コントローラ

画像アドレスコントローラ

8 1/8クロック分周器

9 キャラクタアドレスコントローラ

10 DMAアクセスコントローラ

11 印画データ制御回路

12 キャラクタ濃度レジスタ


13, 16 データラッチ

14 画像データ補正回路

15 データセレクタ


17 ビットセレクタ

18, 19 アドレスラッチ




【図2】

| | | | | | | | | | | _ |
|---------------|-------------|------------|------------|--------|-------------|-------------|---|--------|--------|------|
| 1221 0 | X 1 | χg | Х 3 | Χ | X : | X * | <u>X ¹ </u> | X • | X • | χ. |
| 4494 | | | | | | | | • | | |
| 動 | B ChR G B | Cha GBC | AR GBC | Cha CB | CAR G B | Cha G B | CAR O B | B G BC | R O BC | 1 - |
| | | | | | | | | | | |
| 777 | RO | R 1 | B.2 | R 8 | B 4 | R 5 | R 6 | R7 | R.S | R |
| カ カ | BO | G 1 B 1 | G S B 2 | GS | G 4 | G B | 0.6 | G 7 | 9.6 | je g |
| ,, | | | | 3.0 | B 4 | ВВ | B 6 | 87 | B 8 | 0.8 |
| | C P 0 | Cho | C P O | CPO | CBO | Сьс | CPO | CPO | Chi | CE |
| | | 1 70 | | 1 = 4 | 1 | | T | T | | - |
| 48カ | | YO | T 1 | Y 2 | Ya | T 4 | T 5 | YB | ¥7 | 7 |
| 97 <i>t</i> — | | | | | , | | | | | |
| , | | 1040 | CPO | CPD | ChO | CFO | Q P O | Cho | CPO | 0 |
| kr + | | | | | | | | | | |
| | | bito | Ditl | bitz | 1 6168 | Dit4 | 1 51 4 5 | bite | bit7 | b |







フロントページの続き

(51) Int. Cl. ³
G 0 6 F 15/66

識別記号 450 庁内整理番号 8420-5L FΙ

技術表示箇所